以信道化体制举例，2000MHZ采样，且数据交叠50%，基本多相滤波思路，如40MHZ子信道宽度，抽取率50。由于50%交叠，等价于25抽取率，每个信道数据率40Mhz*2＝80MHZ。则若主时钟采用整数倍：80/160/320Mhz，例如选择160Mhz，则资源可实现1:2复用。 依据该思路，可确定主时钟频率。
假设交叠率为eta，子信道宽度B，复用率alpha，FPGA主时钟clk:
（1-elta）*clk/B =alpha
