2017年7月1日
FPGA管脚约束
摘要： Edit → language templates ： 打开即可查看基本语法。 一、xilinx中的约束文件 1、约束的分类 利用FPGA进行系统设计常用的约束主要分为3类。 （1）时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，知道综合和布局布线阶段的优化算法等。 （2）布局布 阅读全文
posted @ 2017-07-01 12:47 LeeLIn。 阅读(4863) 评论(0) 推荐(2) 编辑