Debussy

(筆記) $dispaly()、$strobe()、$monitor() 、$fwrite()與blocking / nonblocking的關係 (SOC) (Verilog) (Debussy) (Verdi)
摘要: 除了看波型圖外，在寫Testbench時還可搭配Verilog本身所帶的一些函數做驗證，如$display()、$strobe()、$monitor()與$fwrite()等，這些函數在遇到blocking與nonblocking時，該如何使用才正確呢?他與Debussy / Verdi的nWave又有什麼關係呢?阅读全文

posted @ 2011-06-25 22:07 真 OO无双 阅读(2174) | 评论 (2) 编辑

(筆記) 如何在Debussy / Verdi顯示FSM的state名稱? (SOC) (Debussy) (Verdi)
摘要: 本文紀錄如何在Debussy / Verdi顯示state名稱幫助debug。阅读全文

posted @ 2011-06-14 08:27 真 OO无双 阅读(912) | 评论 (9) 编辑

(筆記) 如何設定Debussy / Verdi的input / output port顏色? (SOC) (Debussy) (Verdi)
摘要: 在trace code時，我們通常會將input port與output port拉出來waveform觀察，了解該module的in out關係，若有必要再深入到內部的register, wire與state，所以若能將input / output port用不同的顏色顯示，有別於register, wire與state，將有助於trace code的進行。阅读全文

posted @ 2011-06-03 08:28 真 OO无双 阅读(936) | 评论 (3) 编辑

(筆記) 如何使用Debussy與ModelSim做Co-Simulation? (SOC) (Verilog) (VHDL) (Debussy) (ModelSim)
摘要: 本文介紹如何使用Debussy與ModelSim做Co-Simulation，並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。阅读全文

posted @ 2011-02-05 17:18 真 OO无双 阅读(3535) | 评论 (8) 编辑

(筆記 ) 如何連結NC-Verilog與Debussy? (SOC) (NC-Verilog) (Debussy)
摘要: Debussy是超強的debug工具，本文簡單介紹NC-Verilog如何與Debussy連結。阅读全文

posted @ 2009-03-19 21:00 真 OO无双 阅读(4780) | 评论 (0) 编辑

(筆記) 如何安裝Debussy? (SOC) (Debussy)
摘要: 本文記錄Novas的Debussy簡易安裝步驟。阅读全文

posted @ 2009-03-17 23:20 真 OO无双 阅读(2162) | 评论 (0) 编辑

导航

公告

emblem-2010

first2009-011

我是一個小小的數位IC工程師，從事SOC IP開發，業餘則喜歡研究FPGA、Embedded System、OS、MFC、NET與OOP相關技術。我並不是靠寫Blog或寫書維生，只是記下來怕自己忘記，所以不加任何廣告。所有文章與程式碼歡迎轉載使用。

昵称：真 OO无双
园龄：5年5个月
粉丝：287
关注：0

随笔分类(2100)