摘要：
批量将z开头的文件名中的z去掉 Linux Shell: for i in $(ls z*); do mv $i ${i:1}; done PowerShell: foreach ($i in ls z*) { mv $i.name $i.name.substring(1) } 批量用ffmpeg将 阅读全文
摘要：
### 背景 在探索新的深度学习算法的时候，我们可能会遇到PyTorch提供的算子不能满足需求的情况，这时候就需要自定义PyTorch算子，将我们的算法集成到PyTorch的工作流中。同时，为了提高运算效率，算子往往都需要使用CUDA实现。所幸，PyTorch及很多其他Python库都提供了简化这一 阅读全文
摘要：
背景 我们实验室有两台服务器，其中一台无法从外网访问，另一台设置了内网穿透。我平常在无法从外网访问的那台服务器上做实验，所以如果在实验室外要连接那台服务器就需要将设置了内网穿透的服务器作为跳板，通过两次ssh登进实验服务器。 最近我的实验需要联网下载包，但是服务器要联网需通过登录认证服务网页进行认证 阅读全文
摘要：
背景 学校有一个网课系统，该系统的客户端是使用Silver light（一个.NET相关的技术框架，类似Flash）实现的，不支持跨平台。我对它的代码进行了分析，发现它会从服务器中接收H264格式的视频裸流和AAC格式的音频裸流，这两个裸流都不能用普通的播放器播放，所以我写了一个客户端将这两种裸流重 阅读全文
摘要：
标题1 标题2 标题3 标题4 标题5 标题6 加粗 倾斜 code 删除 \(a_i\) markdown教程1 无序1 无序2 无序3 有序1 有序2 有序 引用 // multiline code import python print('hello world') \[ e^{\pi i}+ 阅读全文
摘要：
概述 最近向老师借了一块Ultra96 V2开发板学习FPGA。之前虽然也有接触过FPGA开发板，但第一次用的是只有一个FPGA核的Artix-7开发板，用的也是最传统的流程，即写好verilog模块，调一下网表文件，然后直接烧录到FPGA中；第二次用的是Zynq系的Pynq z2开发板了，但是也是 阅读全文
摘要：
概述 本文涉及Stream、WavePlayer、UDP、Mandelbrot四个实验。实验地址 最后的这四个实验中的三个都和Stream类息息相关。Stream类最关键的是要掌握它的两个特性：需要握手和实时变化。 需要握手指的是Stream的传输数据需要其valid信号和ready信号均为真，而这 阅读全文
摘要：
概述 本文涉及Function、Apb3Decoder、Timer、BlackBoxAndClock四个实验。实验地址 内容 Function 本实验的电路分两个阶段： 识别字符串：用从Flow中获得的字符匹配参数字符串 获得数据：匹配成功后，从字符串后面获得一定量的字节构成一个整数输出 难点在于识 阅读全文
摘要：
概述 最近在学习SpinalHDL，在github上看到了SpinalHDL实验，于是试着做了做。虽然这些实验的答案在仓库里给出来了，但我是FPGA初学者，虽然会一点verilog却对各种总线一窍不通，也不了解scala，所以即使要理解这些实验也花费了一番功夫。在这里记录一下我做这些实验的感想。本文 阅读全文
摘要：
PYNQ开发板上使用USB声卡+OSS兼容层播放音频需要经过联网装库，编译驱动模块，运行三个步骤。 联网装库 首先需要将PYNQ开发板连上网，才能安装所需的库。方法是在电脑上设置共享网络，但要注意大部分操作系统在共享网络的时候无法自己指定本机IP，所以需要修改PYNQ开发板的IP来适应电脑自动设置的 阅读全文
摘要：
概述 本文介绍前六个部分在移植K210开发板遇到的问题，第七章比较麻烦，就放弃了。这里选用K210开发板的原因是rCore教程提供了K210的使用教程，同时RustSBI也提供了相应的适配，使得我能够在几乎不改变内核代码的情况下进行移植，所以还是感谢rCore教程的作者、RustSBI的作者洛佳大佬 阅读全文